

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

JPAB

CLIPPEDIMAGE= JP354051343A
PAT-NO: JP354051343A
DOCUMENT-IDENTIFIER: JP 54051343 A
TITLE: CODE CONVERTER
PUBN-DATE: April 23, 1979
INVENTOR-INFORMATION:
NAME
MIYATA, MASACHIKA
AMADA, EIICHI
ASSIGNEE-INFORMATION:
NAME
HITACHI LTD
APPL-NO: JP52116837
APPL-DATE: September 30, 1977
INT-CL (IPC): G06F005/00
US-CL-CURRENT: 341/57

COUNTRY
N/A

ABSTRACT:

PURPOSE: To improve the ratio of a signal to intra-band quantization noise power by nearly eliminating the power spectrum of a quantization noise near a direct current at the time when converting the multilevel signal of sampling period mT into the binary signal of sampling period T through the Z conversion.

CONSTITUTION: Multilevel signal X_i is held by holding circuit 10 for period mT . When multilevel signal X_i is odd, the value of the lowest digit bit is "1" and the output of trigger flip-flop 12 of clock period mT is inverted. Further, the output of trigger flip-flop 12 and the lowest digit bit are inputted to shift register 13 by way of AND gates 110 and 111. In addition, the next-digit bit is inputted directly to shift register 13. This shift register, which is T in clock period, receives data in parallel and outputs them to OR gate 14 in series. The highest-digit bit, on the other hand, is sent to OR gate 14. In this way, a string of binary signals are outputted which correspond to the Z conversion of multilevel signal X_i

COPYRIGHT: (C) 1979, JPO&Japio

⑩日本国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭54—51343

⑬Int. Cl.²
G 06 F 5/00

識別記号 ⑭日本分類
97(7) E 2

庁内整理番号 ⑮公開 昭和54年(1979)4月23日
7323—5 B

発明の数 1
審査請求 有

(全 8 頁)

⑯符号変換回路

⑰特 願 昭52—116837
⑱出 願 昭52(1977)9月30日
⑲発 明 者 宮田昌近
国分寺市東恋ヶ窪1丁目280番
地 株式会社日立製作所中央研
究所内

⑲発 明 者 天田栄一
国分寺市恋ヶ窪1丁目280番地
株式会社日立製作所中央研究
所内
⑳出 願 人 株式会社日立製作所
東京都千代田区丸の内一丁目5
番1号
㉑代 理 人 弁理士 薄田利幸

明 細 書

発明の名称 符号変換回路

特許請求の範囲

1. 偶数 m に対して、周期 mT で標本化され、
($m+1$) 個の連続する整数のいずれかを標本
値とする入力信号を保持する保持回路と、入力
標本値の奇偶に従って、反転または保持される
フリップ・フロップと、該保持回路および該フ
リップ・フロップの出力によつて定まる、標本
化周期 T 、長さ m の2値出力信号を作成する回
路とから成ることを特徴とする符号変換回路。

発明の詳細な説明

(1) 発明の利用分野

本発明は、長い周期で標本化された多値信号を
短い周期で標本化された2値信号に変換する方
式に関するものである。

(2) 従来技術

遅延パルス符号変調された信号を定数変調され
た信号に変換する場合のように、周期 mT で標本
化された多値信号のレベルを、周期 T で標本化さ

れた2値信号の一万の値の密度に変換するための
回路として、バイナリ・レイト・マルチプライヤ
(以下、BRMとよぶ)がよく知られている。

BRMでは、入力の特本値は m 以下の非負の整
数に限定されており、各標本値は独立にブロック
変換される。すなわち、入力信号のZ変換を

$$X(Z) = \sum_{i=0}^{\infty} x_i Z^{-i} \quad (1)$$

とすると、出力信号のZ変換は

$$Y(Z) = \sum_{i=0}^{\infty} H(x_i, Z) Z^{-i} \quad (2)$$

と表わされる。ただし、 x_i は m 以下の非負の整
数で、 $H(x_i, Z)$ は Z^{-1} に関する ($m-1$)
次以下の多項式である。 $H(x_i, Z)$ の次数が
($m-1$) 以下であるということは、入力の特本
値が独立にブロック変換されることを意味する。

$H(x_i, Z)$ は、たとえば、 $m=8$ の場合、

$$H(0, Z) = 0$$

$$H(1, Z) = Z^{-1}$$

$$H(2, Z) = Z^{-2}(1+Z^{-1})$$

$$H(4, Z) = Z^{-1}(1 + Z^{-1} + Z^{-2} + Z^{-3})$$

$$H(8, Z) = 1 + Z^{-1} + Z^{-2} + Z^{-3} + Z^{-4} + Z^{-5} + Z^{-6} + Z^{-7}$$

と表われ、 $i + j < 8$ である任意の自然数 i, j に対して

$$H(i + j, Z) = H(i, Z) + H(j, Z)$$

が成立する。

一般に、多項式 $H(k, Z)$ の項の数は k であり、このことは、入力標本値が k であるとき、出力に送出される総理値 1 のパルスの数が k 個であることを意味する。この意味では、入力標本値のレベルは正しく出力パルスの密度に変換されている。しかし、出力 $Y(Z)$ と、入力 $X(Z^*)$ を伝達関数が

$$\tilde{H}(Z) = \frac{1}{m} \sum_{i=0}^{m-1} Z^{-i} \quad (3)$$

である低域通過フィルタで補間した信号

$$\tilde{X}(Z) = \sum_{i=0}^{\infty} x_i \tilde{H}(Z) Z^{-i} \quad (4)$$

との差

は k で、係数は 1 であるから、

$$H(k, 1) = k$$

となり、式(3)から

$$k \tilde{H}(1) = k$$

となるから、 $G(x_i, 1)$ は有限の値をもつことがわかる。しかし

$$G(k, 1) = 0$$

となるのは、 $k = 0$ および $k = m$ の場合に限られるから、 $Y(Z)$ を積分した波形の量子化雑音成分の電力スペクトルは、直交近傍ではほぼ 0 となるという性質は、特殊な入力の場合を除いて、期待できない。

(3) 発明の目的

本発明は、標本化周期 mT の多値信号を標本化周期 T の 2 値信号に変換する際の、信号対帯域内量子化雑音電力比の向上を目的とする。

(4) 発明の総括説明

本発明は、式(1)の入力信号 $X(Z^*)$ を、 Z 変換が

$$\hat{Y}(Z) = \sum_{i=0}^{\infty} \hat{H}(x_i, q_i, Z) Z^{-i} \quad (7)$$

$$N(Z) = Y(Z) - \tilde{X}(Z) \quad (5)$$

を、出力標本値を 2 値に量子化したことによる量子化雑音と考えると、つぎに述べるように、高い信号対帯域内量子化雑音電力比は得られない。ただし、入力の標本化周波数の半分である $1/2mT$ を信号帯域幅と考える。

$\tilde{H}(Z)$ は Z^{-1} に関する $(m-1)$ 次の多項式であるから、 $\tilde{H}(Z)$ で $X(Z^*)$ を補間する場合も、各標本値は独立に処理される。このため、各標本値ごとに量子化雑音の性質を調べれば、 $N(Z)$ の電力スペクトルの性質がわかる。

通常、密度変調された信号 $Y(Z)$ は、これを積分した波形の信号対帯域内量子化雑音電力比によつて評価されるため、標本値 x_i を量子化したときの量子化雑音の積分波形の Z 変換である。

$$G(x_i, Z) = \frac{H(x_i, Z) - x_i \tilde{H}(Z)}{1 - Z^{-1}} \quad (6)$$

の性質が重要である。

先に述べたように、 $H(k, Z)$ の非零項の数

のように表わされる 2 値信号に変換することにより、信号対帯域内量子化雑音電力比の向上を図るものである。ただし、 q_i は

$$q_i = 0 \quad (8)$$

$$q_{i+1} = q_i + x_{i+1} + m, \text{ mod } 2 \quad (9)$$

で定められる。0 または 1 に等しい 2 値信号であり、 $\hat{H}(x_i, q_i, Z)$ は非零項の係数が 1 に等しい Z^{-1} に関する $(m-1)$ 次以下の多項式である。また、式(6)に対応して

$$\hat{G}(x_i, q_i, Z) = \frac{\hat{H}(x_i, q_i, Z) - x_i \tilde{H}(Z)}{1 - Z^{-1}} \quad (10)$$

と定義する。

m が奇数の場合、すべての k に対して、

$$\hat{G}(k, j, 1) = 0 \quad (j = 0, 1) \quad (11)$$

となるように、 $\hat{H}(k, j, Z)$ を定めることができるが、 m が偶数の場合、奇数の k に対しては、上式を満足するような $\hat{H}(k, j, Z)$ は存在しない。実用上は m が偶数の場合の方が重要であるが、この場合、すべての k ($0 \leq k \leq m$) に対

して、式 (41) が成立するように、 $\hat{H}(k, j, Z)$ を定めることができない。したがって、BRMに限らず、式 (4) のような符号変換では、BRMの場合と同程度の信号対帯域内量子化雑音電力比しか得られない。

本発明の符号変換方式の特徴は、偶数の m に対して、

$$\hat{G}(2k, j, 1) = 0 \quad (42)$$

$$\hat{G}(2k'+1, 0, 1) = -\hat{G}(2k''+1, 1, 1) \quad (43)$$

となるように、 $\hat{H}(k, j, Z)$ が定められていることである。

上記のように $\hat{H}(k, j, Z)$ を定めることにより、量子化雑音

$$\hat{N}(Z) = \hat{Y}(Z) - \hat{X}(Z) \quad (44)$$

を積分した

$$\frac{N(Z)}{1-Z^{-1}} = \sum_{i=0}^{\infty} \hat{G}(x_i, q_i, Z) Z^{-i} \quad (45)$$

は、電力スペクトルが直流近傍でほぼ 0 となる。

式 (45) の右辺の級数に対して、整数 B_1 を次式

で定義する。

$$B_1 = \sum_{r=0}^j \hat{G}(x_r, q_r, 1) \quad (46)$$

式 (43) の右辺の値を a とおくと、 B_1 の値は最初の奇数項本値で a となり、偶数項本値に対しては変化せず、次の奇数項本値で $-a$ が加算されて 0 にもどる。以下、同様にして、 B_1 の値は a と 0 の 2 値をとるため、 $N(Z)/(1-Z^{-1})$ のエネルギーの直流分は有界となり、電力スペクトルの直流分は 0 となることがわかる。

以上説明したように、 $\hat{G}(k, j, 1)$ が式 (42) および式 (43)、または式 (44) および式 (45) を満足するように $\hat{H}(k, j, Z)$ を定めることにより、高い信号対帯域内雑音電力比を得ることができる。

m が偶数の場合、 $\hat{H}(k, j, Z)$ はつぎのように定めればよい。偶数の k に対しては

$$\hat{H}(k, j, Z) = \hat{H}(k, j, \frac{1}{Z}) \quad (49)$$

$$\hat{H}(k, j, 1) = k \quad (50)$$

となるように $\hat{H}(k, j, Z)$ を定める。このと

き、

$$\hat{H}(k, 0, Z) = \hat{H}(k, 1, Z)$$

とすることは、必ずしも必要ではないが、このように定める方が回路が簡単になる。奇数の k に対しては、

$$\hat{H}(k, 0, Z) = P(k, Z) + Z^{-1} \quad (51)$$

$$\hat{H}(k, 1, Z) = P(k, Z) + Z^{-1} \quad (52)$$

となるように定める。ただし、 $P(k, Z)$ は、非零項の係数は 1 で、 Z^{-1} は零項であり、かつ、

$$P(k, Z) = P(k, \frac{1}{Z})$$

$$P(k, 1) = k-1$$

を満足する。 Z^{-1} の $(m-1)$ 次以下の多項式である。

(5) 実施例

以下、本発明を実施例を参照して詳細に説明する。

実用上、 $m=2^n$ (n : 整数) と採られる場合の符号変換方式が重要であるので、この場合に対する符号変換回路の構成を示すが、一般の場合

についても、前記のようにして、 $\hat{H}(k, j, Z)$ を定めれば、これを実現する回路は通常のデジタル信号処理回路の設計法により、容易に構成することができる。なお、一般に、

$$\hat{H}(0, j, Z) = 0$$

$$\hat{H}(m, j, Z) = \sum_{i=0}^{m-1} Z^{-i}$$

でなければならぬから、以下では、 $0 < k < m$ となる k のみに対して、 $\hat{H}(k, j, Z)$ の関数形を示す。

第 1 図は、 $m=4$ の場合に対して、

$$\hat{H}(1, 0, Z) = 1$$

$$\hat{H}(1, 1, Z) = Z^{-1}$$

$$\hat{H}(2, j, Z) = Z^{-1} + Z^{-2}$$

$$\hat{H}(3, j, Z) = \hat{H}(2, j, Z) + \hat{H}(1, j, Z)$$

と定めた場合の符号変換回路の構成を示したものであり、10 は保持回路、110、111 はアンド・ゲート、12 はトリガ・フリップ・フロップ (1 が入力されると状態が反転するフリップ・フロップで、JK-フリップ・フロップにおいて、

J = Kとした場合と同じ動作をする)、13は並列入力、直列出力のシフト・レジスタ、14はオア・ゲートを表わす。保持回路10およびトリガ・フリップ・フロップのクロック周期は4T、シフト・レジスタ13のクロック周期はTである。

入力信号の標本値 x_i の最下位ビットは、アンド・ゲート110あるいは111を介して、シフト・レジスタ13に入力され、次位のビットは、直接にシフト・レジスタ13に入力される。また最上位のビットは、オア・ゲート14によつて、シフト・レジスタ13の出力との論理和がとられ、最上位のビットの値が1であれば、つねに出力が1となるように構成されている。トリガ・フリップ・フロップは、奇数の標本値が入力されるたびに出力が反転するから、第1図の回路によつて、前記の $\hat{H}(k, j, Z)$ が実現されていることがわかる。

第2図は、 $m=8$ の場合に対する本発明の他の実施例を示したものである。 $\hat{H}(k, j, Z)$ は $\hat{H}(1, 0, Z) = Z^{-1}$

の肯定側出力および第3ビットの否定側出力がすべて1となつた時刻に、オア・ゲート24に入力される。アンド・ゲート2100の出力が1となるのは、トリガ・フリップ・フロップ22の否定側出力が1であるときで、アンド・ゲート2101の出力が1となるのは、トリガ・フリップ・フロップ22の肯定側出力が1となるときである。

保持回路20の第2ビットは、アンド・ゲート211を介して、カウンタの第1ビットの肯定側出力、第2ビットの否定側出力がともに1となつた時刻に、オア・ゲート24に入力される。保持回路20の第3ビットも、同様に、アンド・ゲート2112を介して、オア・ゲート24に入力され、第4ビットは、直接にオア・ゲート24に入力される。

カウンタ26は遅延フリップ・フロップ25の出力が1のとき歩進され、また、アンド・ゲート236の出力が1のときリセットされる。したがつて、第2図の構成により、カウンタ26の出力は、0, 1, 2, 3, 3, 4, 5, 6, 0と変化

$$\hat{H}(1, 1, Z) = Z^{-1}$$

$$\hat{H}(2, j, Z) = Z^{-1} + Z^{-2}$$

$$\hat{H}(3, j, Z) = \hat{H}(2, j, Z) + \hat{H}(1, j, Z)$$

$$\hat{H}(4, j, Z) = 1 + Z^{-1} + Z^{-2} + Z^{-3}$$

$$\hat{H}(5, j, Z) = \hat{H}(4, j, Z) + \hat{H}(1, j, Z)$$

$$\hat{H}(6, j, Z) = \hat{H}(4, j, Z) + \hat{H}(2, j, Z)$$

$$\hat{H}(7, j, Z) = \hat{H}(6, j, Z) + \hat{H}(1, j, Z)$$

と定められており、図の20は保持回路、2100, 2101, 211, 212, 232, 236はアンド・ゲート、22はトリガ・フリップ・フロップ、24はオア・ゲート、25は遅延フリップ・フロップ、26はカウンタを表わす。保持回路20、トリガ・フリップ・フロップ22のクロック周期は4T、遅延フリップ・フロップ25、カウンタ26のクロック周期はTである。以下、保持回路の入出力およびカウンタの出力について、最下位から数えてk番目のビットを第kビットとよぶ。

入力標本値は保持回路20で補間され、第1ビットはアンド・ゲート2100あるいは2101を介して、カウンタ26の第1ビットおよび第2ビッ

とする。すなわち、カウンタ26の出力が2となつたことは、アンド・ゲート232で検出され、遅延フリップ・フロップ25を介して、カウンタ26の歩進を禁止する。また、カウンタ26の出力が6となつたことはアンド・ゲート236で検出され、この出力によつて、カウンタ26はリセットされる。

上記の構成により、さきに定めた $\hat{H}(k, j, Z)$ が実現されることがわかる。

(6) まとめ

以上説明したごとく、本発明によれば、2値に量子化された信号を積分した信号においても、その量子化雑音成分の電力スペクトルを、直流近傍ではほぼ0とすることができるため、高い信号対帯域内量子化雑音電力比を得ることができ、実用上極めて有効な符号変換回路を構成することができる。

図面の簡単な説明

第1図は本発明の一つの実施例図、第2図は本発明の他の実施例図で、いずれも長い周期で標本


化された多値信号を、短かい周期で標本化された2値信号に変換する回路を示す図である。これらの図において、

- 10, 20: 保持回路
- 12, 22: トリガ・フリップ・フロップ
- 14, 24: オア・ゲート
- 25: 遅延フリップ・フロップ
- 26: カウンタ


であり、110, 111, 2100, 2101, 211, 212, 232, 236 はいずれもアンド・ゲートを表わす。

代理人 井原士 薄田利幸

第 1 図



第 2 図



手 続 補 正 書

昭和53年 3 月 3 日

特許庁長官 殿

事 件 の 表 示

昭和52年 特許願 第 116837 号

発 明 の 名 称 符号変換回路

補正をする者

特許出願人
株式会社日立製作所

代 理 人

東京都千代田区丸の内一丁目5番1号
株式会社日立製作所内 総務部 270-2111 (大机室)
OZM 井原士 薄田利幸

補正の対象 明細書の「特許請求の範囲」の欄、「発明の詳細な説明」の欄、「図面の簡単な説明」の欄および添付図面。

補正の内容

1. 本願明細書・特許請求の範囲を別紙のとおり補正する。
2. 同上書・第3頁の第1行目から第7行目を下記のとおり補正する。

記

$$\begin{aligned} H(3, Z) &= Z^{-1}(1 + Z^{-1} + Z^{-2}) \\ H(4, Z) &= Z^{-1}(1 + Z^{-1} + Z^{-2} + Z^{-3}) \\ H(5, Z) &= Z^{-1}(1 + Z^{-1} + Z^{-2} + Z^{-3} + Z^{-4}) \\ H(6, Z) &= Z^{-1}(1 + Z^{-1} + Z^{-2} + Z^{-3} + Z^{-4} + Z^{-5}) \\ H(7, Z) &= Z^{-1}(1 + Z^{-1} + Z^{-2} + Z^{-3} + Z^{-4} + Z^{-5} + Z^{-6}) \\ H(8, Z) &= 1 + Z^{-1} + Z^{-2} + Z^{-3} + Z^{-4} + Z^{-5} \\ &\quad + Z^{-6} + Z^{-7} + Z^{-8} \end{aligned}$$

と表わされる。」

3. 同上書・第6頁の第6行目～第9行目を下記のとおり補正する。

記

「で定められる0または1に等しい2値信号である。又、 $\hat{H}(x1, q1, z)$ は非零項の係数が1に等しい Z^{-1} に関する $(m-1)$ 次以下

の多項式であり、かつ偶数の m に対して下記の条件を満たす。いま、式(6)に対応して」

4. 同上書・第7頁の第19行目、「式(15)」を「式(12)、(13)の持つ定義は次のとおりである。式(15)」と補正する。

5. 同上書・第8頁の第11行目、「、または式(14)および式(15)」を削除する。

6. 同上書・同頁の第14行目、「場合」を「場合において式(12)および式(13)を満たすためには」と補正する。

7. 同上書・同頁の第16行目を下記ののとおり補正する。

記

$$[\hat{H}(k, j, z) = Z^{-1} \hat{H}(k, j, 1/z)] \quad (19)'$$

8. 同上書・第9頁の第9行目、「 Z^{-1} は零項であり、」を削除する。

9. 同上書・同頁の第10行目を下記ののとおり補正する。

記

$$[P(k, z) = Z^{-1} P(k, 1/z)]$$

$$\hat{H}(3, 1, z) = 1 + Z^{-1} + Z^{-2}$$

$$\hat{H}(4, j, z) = 1 + Z^{-1} + Z^{-2} + Z^{-3}$$

この $\hat{H}(x, j, z)$ に対する式(10)の値を模式的に第3図に示す。なお、 $k=1$ 、 $k=4$ については省略されている。

同図において、量子化雑音の積分値を示す斜線部のプラス部分とマイナス部分の総和をとると、 $k=2$ の場合、零となるのに対し、 $k=1$ 、3の場合、各数値内で量子化雑音の積分値は零にはならない。この値は先の a に等しい。しかしながら、本発明においては、最初の奇数数値が1であり、同図(a)が選択されると、次にあらわれる奇数数値が1のときは同図(b)が選択され、3のときは同図(f)が選択され、量子化雑音の積分値は零になる。又、最初の奇数数値が3であり、同図(c)が選択されると、次にあらわれる奇数数値が1のときは同図(b)が選択され、3のときは同図(f)が選択され、量子化雑音の積分値は零になる。

すなわち、本発明は、周期 mT (m は偶数) で標本化された m 以下の非負に限定された入力標本

10. 同上書・同頁の第12、13行目を下記ののとおり補正する。

記

「を満たす Z^{-1} の $(m-1)$ 次以下の多項式である。又、 Z^{-1} は $P(k, z)$ における零項である。もちろん、式(21)、(22)は

$$\hat{H}(k, 0, z) = Z^{-1} \hat{H}(k, 1, z) \quad \text{--- (23)}$$

$$\hat{H}(k, j, 1) = k \quad \text{--- (24)}$$

と表わしても良い。

さて、本発明をもっと具体的に説明する。いま、 $m=4$ とし、式(12)、(13)を満たす $\hat{H}(x, j, z)$ 、 z の一例を下記に示す。ただし、本例は偶数の k に対して、 $\hat{H}(k, 0, z) = \hat{H}(k, 1, z)$ を満たしている。

$$\hat{H}(0, j, z) = 0$$

$$\hat{H}(1, 0, z) = Z^{-1}$$

$$\hat{H}(1, 1, z) = Z^{-1}$$

$$\hat{H}(2, j, z) = 1 + Z^{-1}$$

$$\hat{H}(3, 0, z) = 1 + Z^{-1} + Z^{-2}$$

値を、周期 T で標本化された2値信号列に密度変換する符号変換方式として、入力標本値が奇数の場合、式(21)、(22)又は、式(23)、(24)に示すように符号化モードを2種用意しておき、これを交互に用いることによって、量子化による誤差(量子化雑音)の積分値を0とする点が要点である。もちろん、入力標本値が偶数の場合、式(19)、(20)に示した符号変換がなされることが前提である。」

11. 同上書・第10頁の第16行目、「であり、」を「であり、先に示した例とは異なるものである。同図において、」と補正する。

12. 同上書・第11頁の第4行目及び第14行目、「フロップ」を「フロップ12」と補正する。

13. 同上書・第12頁の第8行目、「と定められており、図の」を下記ののとおり補正する。

記

「と定められる例の場合である。このとき、入力信号 x_i に対して、出力信号 $y(nT)$ は下表のようになる。

x i		y (nT)							
10進	2進	0	T	2T	3T	4T	5T	6T	7T
0	0 0 0 0	0	0	0	0	0	0	0	0
1	1 0 0 0	0	0	0	1	0	0	0	0
		0	0	0	0	1	0	0	0
2	0 1 0 0	0	1	0	0	0	0	1	0
		0	1	0	1	0	0	1	0
3	1 1 0 0	0	1	0	0	1	0	1	0
		0	1	0	0	1	0	1	0
4	0 0 1 0	1	0	1	0	0	1	0	1
		1	0	1	1	0	1	0	1
5	1 0 1 0	1	0	1	0	1	1	0	1
		1	0	1	0	1	1	0	1
6	0 1 1 0	1	1	1	0	0	1	1	1
		1	1	1	1	0	1	1	1
7	1 1 1 0	1	1	1	0	1	1	1	1
		1	1	1	0	1	1	1	1
8	0 0 0 1	1	1	1	1	1	1	1	1

さて、第2図において、」

14. 同上書・同頁の第8, 9行目, 「2100, 2101」を「210」と補正する。
15. 同上書・同頁の第14行目, 「4T」を

特許請求の範囲

1. 標準化周期 mT の多値信号 x_i (m は偶数, x_i は m 以下の非負の整数) が入力され、標準化周期 T の m 個の2値信号列に密度変換して出力する符号変換回路において、上記出力される2値信号のZ変換を $Y(z)$ とすると、

$$Y(z) = \sum_{i=0}^{m-1} \hat{H}(x_i, q_i, z) Z^{-i}, \quad q_i \text{ は } 0 \text{ 又は } 1$$

ここで、 $\hat{H}(x_i, q_i, z)$ は非零項の係数が1に等しい Z^{-1} に関する $(m-1)$ 次以下の多項式で、 $\hat{H}(k, q_i, 1) = k$ を満足し、かつ、 k が偶数のとき、

$$\hat{H}(k, p_i, z) = Z^{-m} \hat{H}(k, q_i, 1/z),$$

$$k \text{ が奇数のとき } \hat{H}(k, o, z) = Z^{-m} \hat{H}(k, 1, 1/z)$$

を満足する。

である符号変換回路。

2. 上記 $\hat{H}(x_i, q_i, z)$ が偶数の k に対して $\hat{H}(k, o, z) = \hat{H}(k, 1, z)$ を満足することを特徴とする特許請求の範囲第1項記載の符号変換回路。

3. 上記多値信号 x_i を周期 mT で保持する保

「8T」と補正する。

16. 同上書・同頁の第19行目, 「2100あるいは2101」を「210」と補正する。

17. 同上書・第13頁の第3行目, 「2100」を「210」と補正する。

18. 同上書・同頁の第4行目, 「トリガ」から第6行目, 「なるのは、」までを削除する。


19. 同上書・第15頁の第2行目, 「である」を「, 第3図は本発明を説明するための図である」と補正する。

20. 同上書・同頁の第9行目, 「2100, 2101」を「210」と補正する。

21. 同上書・添付図面の第2図を別紙のとおり補正し、第3図を追加する。

持回路と、上記多値信号 x_i が奇数のとき出力状態を反転するフリップ・フロップと、上記保持回路の保持出力と、上記フリップ・フロップの出力とが入力され、上記フリップ・フロップの出力を上記 q_i として用いて、上記 $Y(z)$ に対応した上記2値信号列を出力する手段とを有する特許請求の範囲第2項記載の符号変換回路。

第 3 图



第 2 图

